崗位職責：
1.根據(jù)UVM方法構(gòu)建testbench,負責IP,SOC系統(tǒng)及其子系統(tǒng)的驗證方案輸出，以及驗證環(huán)境的搭建。
2.負責制定測試方案，提取驗證需求，編寫測試用例，分析功能/代碼覆蓋結(jié)果，收集分析覆蓋率數(shù)據(jù)。
3.負責開發(fā)各種驗證模型及驗證組件，制定IP驗證計劃，保證驗證準確性和完整性。
4.負責IP功耗與性能分析驗證。
5.與IP設(shè)計和相關(guān)團隊人員溝通配合，完成IP驗證與IP開發(fā)支撐工作。
任職資格：
1.本科及以上學(xué)歷，電子工程，微電子等相關(guān)專業(yè)，3年以上IP驗證經(jīng)驗。
2.熟悉IP設(shè)計驗證流程，有網(wǎng)絡(luò)交換，視頻編解碼，神經(jīng)網(wǎng)絡(luò)等驗證經(jīng)驗優(yōu)先。
3.能熟練使用VMM/OVM/UVM，Systemverilog搭建測試驗證環(huán)境，編寫測試用例。
4.熟練使用主流EDA驗證工具（VCS,Verdi)
5.工作上積極主動，善于思考和規(guī)劃，能夠主動承擔責任，有良好的溝通表達能力和團隊合作意識。
