1、依據(jù)項(xiàng)目要求參與制定數(shù)字電路設(shè)計(jì)規(guī)格；
2、在模擬工程師協(xié)助下完成模擬模塊的verilog建模；
3、完成mixed-signalIC中數(shù)字模塊的設(shè)計(jì)修改；
4、對數(shù)字模塊進(jìn)行綜合、形式化驗(yàn)證、時(shí)序功耗分析等，達(dá)成性能指標(biāo)要求（包括功耗、時(shí)序、面積等）；
5、完成芯片數(shù)字部分模塊相關(guān)協(xié)議、算法的研究分析；
6、編寫仿真測試向量，進(jìn)行RTL、Pre、Post仿真驗(yàn)證，達(dá)成功能指標(biāo)要求（包含設(shè)計(jì)規(guī)格要求、覆蓋率、可測性等）；
7、協(xié)同項(xiàng)目其他成員完成芯片級混合驗(yàn)證、系統(tǒng)級仿真驗(yàn)證，達(dá)成芯片成功流片指標(biāo)（包括后端流程的約束和檢查）；
8、協(xié)助系統(tǒng)人員完成芯片的調(diào)試，直至量產(chǎn)，及部分客戶支持工作；
9、協(xié)助機(jī)臺(tái)測試人員完成測試向量的產(chǎn)生，以及FailIC的分析工作；
10、研發(fā)流程各階段相關(guān)文檔的撰寫。
任職要求：
1、微電子、計(jì)算機(jī)相關(guān)專業(yè)，本科及以上學(xué)歷；
2、有3年以上設(shè)計(jì)開發(fā)經(jīng)驗(yàn)，并有實(shí)際流片經(jīng)驗(yàn)；
3、熟悉Verilog設(shè)計(jì)語言，精通數(shù)字或數(shù)模混合IC設(shè)計(jì)、測試流程；
4、熟練使用DesignCompiler、PT、Verdi、VCS、Cadence等相關(guān)EDA軟件；
5、熟悉XA、nanosim、finesim、AMS等相關(guān)EDA軟件；
5、良好的職業(yè)素養(yǎng)和團(tuán)隊(duì)協(xié)作能力，溝通、學(xué)習(xí)能力強(qiáng)；
????????????????????????????????????????????????????????????????????
6、有Integration、FPGA驗(yàn)證經(jīng)驗(yàn)，熟悉Synthesis、STA、LEC、Tape-out、FT、CP測試流程者優(yōu)先。