Responsibility:
1. 全自主架構(gòu)超標(biāo)量亂序CPU架構(gòu)和微架構(gòu)設(shè)計(jì)
2. CPU的C?model和RTL設(shè)計(jì)
3. CPU驗(yàn)證、時(shí)序功耗面積分析
4. CPU性能評(píng)估和分析
Qualification:
1. 研究生期間課題或者實(shí)驗(yàn)與超標(biāo)量亂序處理器微架構(gòu)設(shè)計(jì)有關(guān)者優(yōu)先
2. 扎實(shí)的數(shù)字電路理論基礎(chǔ)
3. 了解現(xiàn)代超標(biāo)量亂序處理器微架構(gòu)
4. 熟悉Verilog/VHD?語(yǔ)言編程
5. 熟悉匯編和C語(yǔ)言
6. 具有良好的英語(yǔ)溝通能力
提供的機(jī)遇
1. 全自主CPU?ISA設(shè)計(jì)和微架構(gòu)設(shè)計(jì)，強(qiáng)烈的使命感和榮耀感
2. 作為design?owner全權(quán)負(fù)責(zé)感興趣部分設(shè)計(jì)，公司戰(zhàn)略與個(gè)人價(jià)值高度統(tǒng)一
3. 扁平化的執(zhí)行團(tuán)隊(duì)和高效團(tuán)隊(duì)溝通，驗(yàn)證、軟件、算法等多團(tuán)隊(duì)多方位配合，高度整合的研發(fā)資源
4. 資深cpu架構(gòu)、研發(fā)人員協(xié)同工作，互相提攜互助、溫馨的公司文化和有雄心的團(tuán)隊(duì)，旨在提供最高效、最智能、顛覆性的全新架構(gòu)！
教育背景
電子工程/微電子/計(jì)算機(jī)科學(xué)領(lǐng)域，碩士學(xué)歷或本科+2年以上工作經(jīng)驗(yàn)
招賢納士網(wǎng)聯(lián)盟網(wǎng)站
