崗位職責(zé)：
1，?定義和設(shè)計(jì)模塊結(jié)構(gòu)并編寫(xiě)design?spec和test?plan；
2，?使用Verilog/VHDL編寫(xiě)邏輯模塊的RTL級(jí)代碼；
3，?編寫(xiě)測(cè)試向量對(duì)模塊進(jìn)行仿真驗(yàn)證；
4，?進(jìn)行數(shù)字模塊的芯片綜合和時(shí)序分析；
5，?協(xié)助版圖設(shè)計(jì)，指導(dǎo)數(shù)字布局布線，進(jìn)行后端功能和時(shí)序驗(yàn)證；
6，?協(xié)助測(cè)試工程師完成芯片測(cè)試和驗(yàn)證工作；
7，?編寫(xiě)完整的設(shè)計(jì)和驗(yàn)證報(bào)告。
職位要求：
1.碩士及以上學(xué)歷，微電子、電子信息工程相關(guān)專(zhuān)業(yè)，3-5年以上相關(guān)工作經(jīng)驗(yàn)；
2.熟悉晶體管級(jí)CMOS數(shù)字電路設(shè)計(jì)，和RTL?（Verilog?）programming，能夠編譯?RTL?code生成GDS?layout；
3熟悉各種數(shù)字電路控制界面（SPI，?I2C，Microwire），及數(shù)字電路模塊（FIFO，ROM，?etc），有DSP數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
4，具備執(zhí)行仿真、邏輯綜合、測(cè)試設(shè)計(jì)（DFT）、靜態(tài)時(shí)序分析（STA）、功能驗(yàn)證、物理驗(yàn)證和版圖DRC方法的能力；
5.能夠熟練使用集成電路開(kāi)發(fā)EDA軟件，如：Cadence、Hspice
6.具備使用探針臺(tái)，頻譜分析儀，示波器，信號(hào)發(fā)生器，邏輯分析儀等測(cè)試設(shè)備，對(duì)硅芯片進(jìn)行分析和調(diào)試經(jīng)驗(yàn)；
7.有良好的溝通能力，工作主動(dòng)、積極，有責(zé)任心，動(dòng)手能力強(qiáng)，邏輯思維能力強(qiáng)