崗位職責(zé):
1、承擔(dān)基于FPGA的雷達(dá)信號(hào)處理分系統(tǒng)、單元、模塊的開(kāi)發(fā)工作。
2、負(fù)責(zé)以雷達(dá)類(lèi)項(xiàng)目為主的信號(hào)處理FPGA總體設(shè)計(jì)及軟硬件開(kāi)發(fā)工作。
3、配合系統(tǒng)工程師進(jìn)行信號(hào)處理功能設(shè)計(jì)、評(píng)估工作。
4、高級(jí)別工程師需要承擔(dān)分分系統(tǒng)/單元/模塊負(fù)責(zé)人的職責(zé)。
5、負(fù)責(zé)項(xiàng)目開(kāi)發(fā)階段FPGA設(shè)計(jì)的任務(wù)書(shū)制定、概要設(shè)計(jì)、詳細(xì)設(shè)計(jì)工作,工程仿真與編碼、邏輯綜合、實(shí)現(xiàn)及時(shí)序分析、分系統(tǒng)/單元/模塊測(cè)試工作。
任職要求:
1、信號(hào)與信息處理或電子、通信與信息系統(tǒng)、電子與通信工程、電路與系統(tǒng)、測(cè)控技術(shù)與儀器等相關(guān)專(zhuān)業(yè)碩士學(xué)位;
2、兩年以上FPGA設(shè)計(jì)開(kāi)發(fā)工作經(jīng)驗(yàn);
3、參與過(guò)雷達(dá)信號(hào)處理分系統(tǒng),或者雷達(dá)回波模擬器的研制工作;
4、掌握VHDL或Verilog?HDL語(yǔ)言,具有較好的編碼能力;
5、熟悉Xilinx或Altera?FPGA開(kāi)發(fā)流程,熟悉modelsim、ISE、Vivado、QuartusII等開(kāi)發(fā)工具;熟練掌握Verilog或VHDL語(yǔ)言;6、熟悉使用示波器、頻譜儀和信號(hào)發(fā)生器等調(diào)試工具;
7、熟練使用Matlab軟件進(jìn)行上/下變頻、濾波、抽取、脈壓等雷達(dá)信號(hào)預(yù)處理算法及仿真;
8、掌握常用高速接口AD/DA,RapidIO、DDR2/DDR3、PECI等;
9、對(duì)Xilinx和Altera的?FPGA芯片具有較深刻的認(rèn)識(shí)、理解芯片結(jié)構(gòu),熟悉芯片應(yīng)用技巧;
10、具備高速、大帶寬AD/DA,RapidIO、DDR2/DDR3、SPI、I2C、UART等接口設(shè)計(jì),以及FPGA與DSP間實(shí)時(shí)通信,具備雷達(dá)信號(hào)處理系統(tǒng)聯(lián)調(diào)聯(lián)試能力;
11、良好的英語(yǔ)水平,可以熟練閱讀英文資料。