職位描述:
1、根據(jù)相關(guān)規(guī)范要求,開(kāi)展FPGA第三方獨(dú)立測(cè)評(píng);
2、對(duì)FPGA設(shè)計(jì)規(guī)范性進(jìn)行檢查,開(kāi)展編碼規(guī)則檢查和代碼審查;
3、依據(jù)FPGA設(shè)計(jì)輸入文檔,搭建FPGA測(cè)試平臺(tái)開(kāi)展仿真測(cè)試;
4、開(kāi)展FPGA后端測(cè)試,包括時(shí)序仿真、靜態(tài)時(shí)序分析、邏輯等效性檢查等;
5、填寫(xiě)軟件問(wèn)題報(bào)告單,編制測(cè)試文檔。
任職要求:
1、集成電路/電子/計(jì)算機(jī)/自動(dòng)化/通信等相關(guān)專(zhuān)業(yè),本科學(xué)歷以上;
2、主要工作地點(diǎn)在門(mén)頭溝,木樨地?—?門(mén)頭溝雙向多班次班車(chē)接送,車(chē)程30分鐘。公司將在交通、住宿等方面提供便利條件;
3、應(yīng)屆畢業(yè)生或FPGA研發(fā)人員,有意愿從事FPGA測(cè)評(píng)方向者;
4、熟悉FPGA開(kāi)發(fā)流程,熟練掌握VHDL、Verilog或SystemVerilog中至少一種硬件描述語(yǔ)言。掌握SystemVerilog驗(yàn)證語(yǔ)言者優(yōu)先;
5、至少熟練使用一種邏輯仿真工具,如VCS、QusetaSim或Modelsim等;
6、英語(yǔ)水平良好,能夠讀懂英文Datasheet;
7、熟悉時(shí)序分析技術(shù),能熟練使用靜態(tài)時(shí)序分析工具優(yōu)先;
8、善于發(fā)現(xiàn)問(wèn)題、解決問(wèn)題,有良好的人際溝通能力和團(tuán)隊(duì)合作意識(shí)。
工作地點(diǎn):門(mén)頭溝或五棵松(可選)