1、參與芯片的架構(gòu)設(shè)計(jì)，分析芯片性能、功耗、面積。負(fù)責(zé)芯片設(shè)計(jì)相關(guān)技術(shù)的調(diào)研評(píng)估，分析技術(shù)要點(diǎn)，確定設(shè)計(jì)方案。
2、根據(jù)設(shè)計(jì)規(guī)格完成架構(gòu)及微架構(gòu)設(shè)計(jì)、RTL代碼實(shí)現(xiàn)。
3、負(fù)責(zé)設(shè)計(jì)的綜合、時(shí)序分析、DFT以及功耗分析，與后端工程師交互，完成前后端工作銜接。
4、負(fù)責(zé)芯片F(xiàn)PGA原型的開發(fā)，解決原型實(shí)現(xiàn)過程中遇到的問題。
5、支持軟件開發(fā)，為軟件開發(fā)提供技術(shù)支持。
6、完成芯片流片后的調(diào)試及功能、性能測(cè)試工作。
7、完成架構(gòu)及微架構(gòu)文檔撰寫，完成其它技術(shù)資料和產(chǎn)品文檔的撰寫。
?
任職要求：
1、熟悉SOC設(shè)計(jì)及驗(yàn)證流程。熟練使用Verilog及SV硬件語(yǔ)言。熟悉自建測(cè)試的掃描鏈設(shè)計(jì)。至少熟悉一門腳本語(yǔ)言（如perl、python、shell）。
2、熟練掌握仿真、DC綜合、形式驗(yàn)證、STA時(shí)序分析及驗(yàn)證、PTPX功耗分析等技能，了解VMM/UVM驗(yàn)證方法學(xué)。
3、熟悉時(shí)鐘、復(fù)位以及低功耗設(shè)計(jì)方法。
4、熟悉SOC芯片總線架構(gòu)以及ARM、DSP體系結(jié)構(gòu)，如ARM?Cortex?M系列SOC。熟悉各種總線協(xié)議，包括AHB，APB，SPI，I2C，UART等，具備良好的IP/SOC驗(yàn)證以及成功流片的經(jīng)驗(yàn)。
5、熟練掌握SOC芯片的FPGA原型實(shí)現(xiàn)流程與技巧，掌握synplify、vivado等FPGA實(shí)現(xiàn)工具。
6、良好的團(tuán)隊(duì)合作精神，良好的溝通能力，良好的責(zé)任心，良好的承壓能力，能夠自我驅(qū)動(dòng)。
7、加分項(xiàng)：了解基本通訊算法，熟悉matlab及數(shù)字信號(hào)處理。